【雜志簡介】

　　《微電子學》是技術類期刊。傳播、普及、推廣 微電子科學技術知識，介紹國內微電子行業的最新研究成果和國外微電子業界的發展動態。有關微電子學基礎理論，微電子器件與電路, 集成電路，半導體工藝和制造技術，集成電路封裝技術，多芯片組件技術，集成電路可靠性技術，片上系統，集成系統等領域的研究論文、技術報告、綜合評述、產品應用等內容。該刊重點檢索刊物、數據庫、期刊網站所收錄，是中國核心期刊之一。

　　【收錄情況】

　　國家新聞出版總署收錄

　　中文核心期刊

　　信息產業部優秀電子科技期刊

　　中國期刊方陣“雙效”期刊

　　國外數據庫收錄：俄羅斯文摘雜志、美國化學文摘、英國物理學、電技術、計算機及控制信息社數據庫

　　【欄目設置】

　　本刊主要刊登有關微電子學基礎理論，微電子器件與電路, 集成電路，半導體工藝和制造技術，集成電路封裝技術，多芯片組件技術，集成電路可靠性技術，片上系統，集成系統等領域的研究論文、技術報告、綜合評述、產品應用等內容。

　　雜志優秀目錄參考：

　　一種寬輸入范圍高電源抑制比的帶隙基準源 韓雨衡;趙少敏;劉增鑫;賀婭君;華浩翔;張國俊417-420

　　一種高效率寬電壓輸入混合集成開關電源設計 柴漢冬;尹華421-424+428

　　一種高電源抑制比的全MOS電壓基準源設計 唐俊龍;肖正;周斌騰;謝海情425-428

　　一種USB電源管理芯片雙門限限流保護電路 譚玉麟;馮全源429-432

　　一種低相位噪聲鎖相環頻率合成器的設計 李通;陳志銘;桂小琰433-436+440

　　一種基于全差分積分器的時鐘穩定電路設計 羅凱;朱璨;胡剛毅437-440

　　基于90nm CMOS工藝的37GHz分頻器 安鵬;陳志銘;桂小琰441-443+448

　　一種電流型非線性補償帶隙基準的設計 徐鵬程;尹桂珠;韓志剛444-448

　　帶使能端及保護電路的LDO設計 汪雪琴;李力南;歐文;翟鵬飛;毛少博449-453

　　一種用于TRIAC導通角測量的時鐘振蕩電路 周英娜;郭寶明;馮玲玲;李威454-456+460

　　一種高CMRR高增益運算放大器的設計 何澤煒;郭俊;張國俊457-460

　　可集成于汽車電壓調節器的高性能振蕩電路 王建衛;李佐;張鳳玲;張輝461-464

　　一種電流自適應溫度的LED驅動電路 武世明;曾以成;陶亮465-468+473

　　一種用于PIR控制芯片的級聯積分梳狀濾波器 徐進;李澤宏;王子歐;江猛469-473

　　一種有效實現IC時序收斂的方法 祝雪菲;張萬榮;萬培元;林平分;王成龍;劉文斌474-478+483

　　單粒子瞬態脈沖的片上測量 蔣見花;向一鳴;周玉梅479-483

　　基于肖特基勢壘二極管整流的功率指示計設計 李琰;肖知明;俞航;劉少華;Amara AMARA484-487

　　高精度電流模式四象限乘法器的設計與應用 吳湘鋒;李志軍;張黎黎488-491+496

　　準諧振正激變換器零電壓開關設計 吳限;王強;蔣云楊492-496

　　電子科技論文發表：基于北斗搜尋救助定位系統的定位終端設計

　　摘 要：北斗搜尋救助定位終端是整個系統的核心，該文設計了一套適用于弱勢群體定位終端，重點講述了該終端的定位模塊、單片機模塊以及無線通信模塊的電路設計，并通過硬件電路調試，將終端成功運行起來，北斗接收終端通過串口調試助手進行測試，結果表明北斗接收機能夠正常接收來自北斗衛星和GPS衛星的導航信息，并且能接收和發送短信。

　　關鍵詞：北斗衛星,定位終端,無線通信

　　現今我們在不熟悉的場所唯一依賴的 GPS或衛星電話，這些對老人、兒童以及智障人士來說無疑是毫無用處的，而危險無處不在，如果無法及時掌握這些人的動態信息，可能會導致悲劇的發生。因此設計一套基于北斗衛星導航的搜尋救助系統是非常有必要的。在搜尋救助系統中定位終端需要帶在行人的身上，才可以對其進行實時的監控、跟蹤，因此如何設計較小的定位終端在搜尋救助定位系統中有著至關重要的地位。在終端的設計中，文章采用了體積較小的BD/GPS雙模定位模塊UM220。TC35i模塊作為無線通信模塊。采用C8051F380單片機，一方面可以控制北斗模塊的位置信息的接收，另一方面可以控制無線通信模塊與遠程服務器進行通信。

　　微電子學最新期刊目錄

MEMS固支梁的微波功率檢測芯片及理論模型

摘要：為了抑制邊緣場效應的影響，改善固支梁結構MEMS微波功率檢測芯片的微波特性，本文采用陣列過孔對固支梁結構進行優化設計，建立了MEMS微波功率檢測芯片的固支梁電容有限元模型，利用有限元模型研究了過孔尺寸和間距對于固支梁邊緣場電容的補償效果。仿真結果表明，與未優化結構相比，采用間距10 μm的（10×10）μm²尺寸過孔陣列，固支梁結構MEMS微波功率檢測芯片邊緣場電容的影響由1...

面向CMOS圖像傳感器應用的12 bit/100 kHz TS-SS ADC設計

摘要：隨著CMOS圖像傳感器（CMOS image sensor， CIS）分辨率不斷提升，其在速度、精度和集成度的需求日益增長。為了滿足CIS的應用需求，設計了一款12 bit/100 kHz列級兩步單斜率模數轉換器（Two-Step Single-Slope Analog-to-Digital Converter，TS-SS ADC）。通過采用四端輸入比較器代替傳統的雙端輸入比較器，解決了細量化階段...

28 nm SRAM型SoC FPGA的電離總劑量效應研究

摘要：對一款商用Zynq-7000型芯片進行了⁶⁰Co γ輻照試驗和退火試驗，研究了28 nm靜態隨機存取存儲器（Static Random-Access Memory，SRAM）型現代片上系統（System on Chip，SoC）現場可編程門陣列（Field-Programmable Gate Array，FPGA）的電離總劑量（Total Ionizing Dose，TID）...

一種高精度低溫漂的光耦隔離放大器

摘要：設計了一種高精度低溫漂的光耦隔離放大器，該放大器包含發射端和接收端兩塊獨立芯片。發射端將輸入的模擬電信號轉換為數字信號并驅動片外發光二極管、接收端接收光信號并通過時鐘恢復和數模轉換還原模擬信號，從而實現電氣隔離和模擬信號的放大傳輸。發射端采用二階Sigma-Delta ADC和斬波穩零技術來提高模數轉換的線性度。接收端采用高速跨阻放大器、時鐘恢復電路及準三階巴特沃斯濾波器實現數模轉換，并采用斬波穩...

28 nm NMOS器件的熱載流子退化特性研究

摘要：采用直流應力測試法研究了28 nm高k金屬柵NMOS器件的HCI退化特性及其關鍵影響因素。結果表明，在最劣應力條件V_Gstress=V_Dstress作用下器件的轉移、輸出特性曲線均出現明顯退化，表現為閾值電壓增大、漏極電流減小、G_m峰值下降和峰位右移，參數退化與應力時間呈冪指數關系，退化斜率n為0.14～0.16。在V_Gs...

一種面向車規應用的低電壓域高電源抑制的帶隙基準源

摘要：介紹了一款適用于車規芯片的CMOS帶隙基準電壓源（BGR），該電路工作電壓為1.2 V，輸出參考電壓為0.8 V。該BGR運用分段曲率補償方法減小了雙極型晶體管基極-發射極電壓隨溫度變化的非線性誤差，進而優化了溫度系數（Temperature Coefficient，TC）。采用斬波（Chopping）和動態元件匹配（Dynamic Element Matching Technique，DEM）技...

5～6 GHz CMOS高精度幅相控制多功能芯片設計

摘要：采用標準65 nm CMOS工藝，設計了一種低寄生調幅、高移相精度幅相控制多功能芯片。該芯片采用共腿式架構，主要由低噪聲放大器、功率放大器、補償放大器、數控移相器、數控衰減器及射頻開關等模塊組成。其中，移相器和衰減器均采用無源開關嵌入級聯型結構，以獲得低功耗和高線性度。移相器采用最大插入損耗恒定與阻抗恒定的雙恒定技術，在取得高移相精度的同時還保持了低寄生調幅。后仿真結果表明，在1.2 V電源電壓及...

一種W波段SiGe BiCMOS下變頻混頻器

摘要：介紹了一種基于130 nm SiGe BiCMOS工藝的下變頻混頻器。該混頻器工作頻率范圍為90～98 GHz，采用雙平衡吉爾伯特單元，實現了較高的轉化增益。為了減小溫度和工藝變化對射頻性能的影響，混頻器采用了電流鏡電路進行直流偏置設計。在版圖布局方面，射頻信號線與本振信號線分隔布置，從而有效提高了信號隔離度。實驗結果表明，在90～98 GHz頻段內，當工作頻率為91 GHz時，混頻器的峰值轉化增...

一種基于分級架構的可拓展并行計時器設計

摘要：針對傳統并行計時器資源占用高、并發數低、時序收斂困難等問題，提出了一種在ASIC上實現的并行計時器，能夠解決高并發場景下的并行計時問題。所提出的設計基于三個主要概念：一是使用了分級計時架構，將一次長時間的計時任務分割為1至3個獨立的子任務，結合多個時鐘監控模塊實現對所有計時任務的精確管理，二是數據存儲于片上SRAM中，顯著降低了電路面積和動態功耗，三是多級并行處理，大幅提升了任務處理效率。使用DC...

一種高精度曲率補償帶隙基準的設計

摘要：為了滿足電源管理芯片對高精度和低電源噪聲電源電壓的需求，設計了一款基于smic180 nm工藝設計的帶隙基準電路。提出的帶隙基準基本工作電壓3.3 V與1.8 V電源電壓，電路利用兩種不同溫度系數的電流，處理得到高階補償電流，用以補償三極管基極發射極電壓中的高階非線性項，從而產生高階補償電壓；通過內建共模反饋，在輸出級的作用下，增強輸出的抗電源噪聲能力，使得整體電路的電源抑制能力得到了明顯改善。仿...

一種超寬頻帶快速響應的對數放大器

摘要：基于GHz連續檢波對數放大器架構及電流反饋快速響應技術，設計了一種超寬頻帶及快速響應對數放大器，介紹了對數放大器總體架構以及工作原理，電路內部包含限幅放大器、整流器、偏置電路、輸出級、失調補償結構等單元，對實現超寬頻帶和快速響應設計技術的原理進行了分析，并完成了線路設計、版圖設計和后仿真，芯片流片測試結果表明，該對數放大器在5 V工作電壓條件下，工作頻率0.1～2.5 GHz；在對數精度±3 dB...

低壓低溫度系數帶隙基準研究綜述

摘要：帶隙基準源是模擬集成電路的基本單元之一，主要作用是提供一個與電源無關，具有低溫度系數和高電源抑制比的電壓基準。從帶隙基準的基本原理出發，分別圍繞低壓和低溫度系數兩個角度介紹了帶隙基準的發展歷程以及最新研究成果，并分析這些電路在降低電源電壓、提高精度等方面的創新點和優缺點，最后基于以上討論做出總結

大功率混合集成DC/DC變換器磁性器件散熱設計

摘要：隨著DC/DC變換器功率的不斷提升，其發熱量顯著增加，熱設計在產品可靠性中的重要性日益凸顯。針對大功率混合集成DC/DC變換器中磁性器件高溫升問題，分析了磁性器件的發熱原理和散熱途徑。通過有限元仿真軟件Ansys Icepak對多種散熱方案進行模擬分析，提出了在磁性器件內部填充高導熱灌封膠以減小銅繞組與磁芯間熱阻，同時在磁芯側壁與管殼之間填充粘接膠以擴大散熱面積的綜合優化方案。仿真結果和實物測試驗...

一種用于噪聲整形流水線SAR ADC的動態放大器

摘要：介紹了一種用于噪聲整形流水線逐次逼近寄存器型模數轉換器（NS Pipe-SAR ADC）的低功耗動態放大器，在ADC中的誤差反饋運增益放大器和級間余差放大器中均采用該動態放大器。相比于傳統的動態放大器，該動態放大器基于浮空反相器型放大器（FIA）架構，采用一種新型的體效應輔助相關電平移位技術。與傳統的FIA相比，該動態放大器僅需額外的移位電容，在相同的功耗下將增益提高了4 dB，提高了ADC能效。...

33～37 GHz GaAs功率放大器MMIC設計

摘要：文章基于0.15 μm GaAs pHEMT工藝設計了兩款33～37 GHz 34 dBm微波單片功率放大器，在功率合成結構上分別采用了簇叢式合成和“Bus-bar”總線型2種結構，重點對比了上述2種方案的幅相一致性對輸出性能的影響，并進行了設計流片及測試。兩款功率放大器均采用三級級聯，通過增益補償技術，實現了工作頻段內穩定平坦的輸出。測試結果表明，兩款芯片在漏極6 V 供電條件下，33～37 G...

用于生理信號處理的25 kS/s 8/12 bit位數可切換低功耗SAR ADC設計

摘要：針對生理信號處理場景，設計了一種8/12 bit位數可切換的低功耗逐次逼近型模數轉換器（SAR ADC）。提出了一種低比較器時鐘占空比的分時比較器控制邏輯，實現了高精度預放大鎖存比較器與低功耗全動態比較器分時工作的功能，有效降低了功耗；數模轉換器采用位數可切換的基于三電平電容的節能開關方案，減少了開關能量與單位電容器數量；在可消除漏電的動態SAR邏輯基礎上設計的同步控制邏輯，確保系統在低功耗條件下...

一種雙極型帶遲滯比較器的使能模塊設計

摘要：文章提出一種適用于雙極型工藝的使能模塊設計，該使能模塊的輸入端具有電壓遲滯效果，通過在輸入端采用電阻分壓，使得輸入電壓能夠大于電源電壓，因此當使能模塊的輸入電壓超過電源電壓時，電路能夠維持正常工作狀態。該使能模塊的核心電路包含軌到軌的運算放大器、帶隙基準、遲滯比較器、偏置電路，并采用2 μm36 V雙極型工藝設計仿真，仿真結果顯示，在電源電壓為1.8 V、環境溫度27 ℃、tt工藝角的條件下，該模...

用于有源鉗位正激變換器的自適應ZVS電路

摘要：零電壓切換（ZVS）有助于提高正激變換器的工作效率，但功率管非線性的寄生電容和變化的負載電流使得ZVS難以實現。文章基于臨界導通模型（CRM）提出了一種新的電路設計方案：負高壓過零采樣電路逐周期采樣功率管體二極管的正向壓降，集成在控制芯片內的自修調電路自動調節死區/交疊時間，實現有源鉗位正激變換器的ZVS。基于0.18 μm BCD工藝的仿真結果表明：所設計的ZVS電路能夠自適應有源鉗位正激變換器...

真空回流焊錫珠飛濺問題研究

摘要：錫珠飛濺是真空回流過程中的常見缺陷，通過對真空回流過程中錫珠飛濺的原因進行分析，確定了真空回流過程中錫珠飛濺的兩類主要原因，分別是元器件自身鍍層質量和最小真空度。通過對元器件進行預處理，讓鍍層中的雜質氣體充分溢出，采用階梯式分段抽真空、動態調整最小真空度或者降低抽真空速率，讓熔融焊料中的氣泡緩慢排出，都可以有效降低真空回流時的錫珠飛濺

基于有用偏移和布局的時鐘樹綜合優化方法

摘要：針對深亞微米工藝下集成電路存在擁塞嚴重和時序收斂困難的問題，提出結合有用偏移和布局優化的時鐘樹綜合（CTS）優化方法，能夠緩解擁塞并優化時序。該方法以兩種工藝下數字芯片子模塊為例，使用Early clock flow在布局階段提前做時鐘樹，并針對出現的時序違例分析寄存器與宏單元之間的數據流向，通過腳本優化其物理位置并使用有用偏移調整時鐘樹的長短。在Innovus工具中將本文的時鐘樹綜合優化方法其他...

　　相關電子信息期刊推薦

• 國家級世界電子元器件
• 省級DVD導刊
• 省級新知客
• 北大核心時間頻率學報
• 省級通信管理與技術
• 國家級廣播與電視技術
• 國家級智能計算機與應用
• 省級廣西化纖通訊
• 省級自動化與儀器儀表
• 省級新疆廣播電視大學學報
• 國家級電腦迷
• 北大核心激光雜志
• 國家級數據通信
• 國家級當代通信
• 省級黑龍江電子技術
• 國家級數字生活
• 省級電子產品維修與制作
• 省級無線互聯科技
• 省級電信網技術
• 國家級電信技術
• 國家級現代通信
• 國家級自動識別技術與應用
• 國家級計算技術與自動化
• 北大核心核動力工程
• 北大核心現代傳輸
• 北大核心量子電子學報
• 國家級中國有線電視
• 國家級遙感技術與應用
• 省級IT時代周刊
• 省級數碼先鋒

　　核心期刊推薦